Korean Industrial Property Office

PUBLICATION (Extracted translation)

Publication Date:

15 July 1999

Publication No.:

1999-0055204 (patent)

Application Date:

27 December 1997

Application No.:

10-1997-0075116 (patent)

Applicant:

Hyundai Electronic Industry Co., Ltd.

Title of the Invention: METHOD OF FORMING CAPACITOR OF

SEMICONDUCTOR DEVICE

A method of forming a capacitor in which an anti-oxidation film is formed on Abstract: a lower electrode even at low temperature and is formed with the tool used to form a In the method, an anti-oxidation film is obtained by forming a dielectric film, is provided. lower electrode, depositing a Ta2O3 film on the lower electrode with the tool used in forming a dielectric film before forming the dielectric film, and transferring the Ta₂O₃ film to a Tao2Ny film by plasmarizing an NH3 gas. The method has advantages in that an anti-oxidation film is formed on a lower electrode even at low temperature and volatilization of a device can be prevented. Further, the anti-oxidation film can be formed with the tool used to form a dielectric film and, therefore, it is possible to reduce pollution and enhance the reliability of a device.

【국내공개특허공보 99-55204호 ('<u>9</u>9.07.15)】

(19) 대한민국특허청(KR)

(12) 공개특허공보(A)

(51) olnt. Cl. •	(51	0 (Int.	CI.	6
------------------	---	----	-----	------	-----	---

(11) 공개번호 (43) 공개일자 특 1999-0055204 1999년 07월 15일

(21) 출원번호

10-1997-0075116

(22) 출원일자

H01L 27/10

1997년 12월 27일

(71) 출원인

현대전자산업 주식회사 김영환

경기도 이천시 부발읍 아미리 산 136-1

(72) 발명자

김경민

경기도 안양시 만안구 안양5동 708 현대아파트 101-1112

박기선

경기도 미천시 창전동 성환빌라 나동 303호

임찬

경기도 이천시 대월면 사동리 현대산업개발 5차아파트 502-1702

(74) 대리인

박해천, 원석희

심사경구 : 없음

(54) 반도체 장치의 케피시터 형성 방법

ይኇ

본 발명은 저온에서 캐패시터의 하부전국 산화방지막을 형성할 수 있고, 유전막 형성 장비와 동일한 장비에서 캐패시터의 하부전국 산화방지막을 형성할 수 있는 캐패시터 형성 방법에 관한 것으로, 본 발명은 하부전국을 형성한 후, 유전막을 형성하기 위한 장비 내에서 유전막을 형성하기 전에 하부전국 상에 탄탈륨산화막(Ta,Q,)을 증착한 다음 NH, 가스를 풀라즈마 여기시켜 Ta,Q,막을 TaQ,N,막으로 전이시킴으로써 캐패시터의 하부전국 산화방지막을 형성하는 것으로 이루어진다. 이에 의해, 저온에서 하부전국 상에 산화방지막을 형성하는 것이 가능하여 소자의 열화를 방지할 수 있고, 산화방지막 형성 공정과 유전막 형성 공정을 동일한 장비에서 실시할 수 있으므로 오염을 줄일 수 있어 소자의 신뢰도를 향상시킬 수 있다.

四亚도

53

244

도면의 관단환 설명

도1 내지 도4는 본 발명의 일실시예에 따른 캐패시터 형성 공정 단면도

* 도면의 주요 부분에 대한 설명

10: 반도체 기판

11, 12: 절연막

13, 15, 19: 폴리실리콘막

14: 산화막

15': 폴리실리콘 스페이서

16: TaQN막

17: 유전막

18: TiN막

발명의 상세환 설명

발명의 목적

발명이 속하는 기술 및 그 분야의 중매기술

본 발명은 반도체 장치 제조 방법에 관한 것으로, 특히 반도체 장치의 캐패시터 형성 방법에 관한 것이다.

캐패시터의 충분한 정전용량을 확보하여 소자를 안정적으로 구동시키기 위하여 Ta,Q, TiQ, SrTiQ, (Ba, Sr)TiQ, 등과 같이 비교적 유전율이 큰 물질에 대한 연구가 활발히 진행되고 있다. 이러한, 고유전율 물질은 산소분위기에서 증착되고 또한, 후속 공정으로 고온열처리 과정이 수반되므로 캐패시터 하부전국의 산화저항성 향상 및 누설 전류 감소를 위한 방법이 필요하다.

증래의 하부전국 산화방지를 위한 방법은, 폴리실리콘으로 하부전국 형성한 후, 하부전국 표면에 존재하는 자연산화막을 제거하기 위하며 불산(HF) 용액으로 적당한 시간동안 처리한 다음, 암모니아(NH₄) 분위기에서 850 ℃ 내지 950 ℃ 온도로 30초 내지 1분간 급속열처리하며 하부전국을 이루는 폴리실리콘막 계면에 수십 Å 두께의 실리콘질화막(Si,N,)을 형성함으로써, 산소분위기에서 Ta,O, 등과 같은 유전막을 형성하는 과정에서 하부전국 표면에 실리콘산화막(SiO,)이 형성하는 것을 방지한다.

그러나, 암모니아(NHL) 분위기에서 급속열처리하는 과정은 고온에서 이루어지므로 반도체 기판 상에 이미 형성되어 있는 트랜지스터 등과 같은 소자의 특성을 열화시켜 반도체 소자의 신뢰성을 저하시키는 단점이 있으며, 또한 암모니아(NHL) 분위기에서 급속열처리하는 과정과 유전막 형성 과정을 동일한 장비에서 수행하는 것이 어려워 공정이 복잡하고, 암모니아(NHL) 분위기에서 급속열처리하는 과정과 유전막 형성 공정 사이에 기판이 공기 중에 노출되는 것을 피할 수 없으므로 단소 화합물이나 수증기 등으로 인하여 기판이 오염될 우려가 있다.

발명이 이루고자하는 기술적 표제

상기와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 저온에서 캐패시터의 하부전극 산화방지막을 형성할 수 있는 캐패시터 형성 방법을 제공하는데 그 목적이 있다. 또한, 유전막 형성 장비와 동일한 장비에서 캐패시터의 하부전극 산화 방지막을 형성할 수 있는 캐패시터 형성 방법을 제공하는데 다른 목적이 있다.

발명의 구성 및 작용

상기 목적을 달성하기 위한 본 발명은, 캐패시터 형성 방법에 있어서, 기판 상에 하부전국을 형성하는 단계; 상기 하부전국 상에 산화방지막을 형성하기 위하며 TaQN,막을 형성하는 단계; 상기 TaQN,막을 질소를 포함한 가스로 처리하며 TaQN,막으로 전미시키는 단계; 상기 TaQN,막 상에 유전막을 형성하는 단계; 및 상기 유전막 상에 상부전국을 형성하는 단계를 포함하며 미루어진다.

본 발명은 하부전국을 형성한 후, 유전막을 형성하기 위한 장비 내에서 유전막을 형성하기 전에 하부전국 상에 탄탈륨산화막(tantalum oxide, Ta,Q,)을 증착한 다음 NN, 가스를 플라즈마 여기시켜 Ta,Q,막을 처리해서 TaQ,N,막으로 전이시킴으로써 캐패시터의 하부전국 산화방지막을 형성하는 방법이다.

이하, 본 발명의 일실시예에 따른 캐패시터 형성 공정 단면도인 도1 내지 도4를 참조하며 본 발명의 일실시예를 설명한다

먼저, 도1에 도시한 바와 같이 반도체 기판(10) 상에 절연막(11)을 형성하고 선택적으로 식각하며 반도체 기판(10) 표면을 노출하는 콘택홀을 형성한 후, 반도체 기판(10) 전면에 절연막(12)을 형성하고 전면 식각하여 콘택홀 측벽에 스페미서 형태로 절연막(12)이 남도록 한다. 이어서, 반도체 기판(10) 전면에 제1 폴리실리콘막(13)을 형성하여 콘택홀 내부를 채우고, 제1 폴리실리콘막(13) 상에 하부전국 패턴을 형성하기 위한 산화막(14)을 형성한다.

다음으로, 도2에 도시한 바와 같이 산화막(14) 및 제1 폴리실리콘막(13)을 패터닝하고, 반도체 기판(10) 전면에 제2 폴리실리콘막(15)을 형성한다. 이때 제2 폴리실리콘막(15)이 산화막(14) 및 제1 폴리실리콘(13)막 패턴의 측벽을 감싸도록 한다.

다음으로, 도3에 도시한 바와 같이 제2 폴리실리콘막(15)을 식각하여 산화막(14) 및 제1 폴리실리콘막(13) 패턴의 촉벽에 폴리실리콘 스페이서(15')를 형성하고, 산화막(14)을 제거하여 제1 폴리실리콘막(13)을 노출시켜, 노출된 제1 폴리실리콘 막(13)과 폴리실리콘 스페이서(15')로 이루어지는 하부전극을 형성한다.

다음으로, 도4에 도시한 바와 같이 반도체 기판(10) 전면에 제1 폴리실리콘막(13) 및 폴리실리콘 스페이서(15)의 산화를 방지하기 위하며, 반도체 기판(10) 전면에 Ta,Q,막을 저압화학기상증착법(low pressure chemical vapor deposition)으로 형성하고, NH,가스를 이용한 플라즈마로 Ta,Q,막을 처리하며 TaQ,N,막(16)으로 전이되도록 한다. 이어서, TaQ,N,막(16) 상에 캐패시터의 유전막으로 Ta,Q,막(17)을 형성하고, 누설전류를 감소시키기 위하며 100 sccm 내지 10 slm의 N,O를 Ta,Q,막 형성 챔버 내에 인입하고 5분 내지 20분 동안 상기 Ta,Q,막(17)을 플라즈마 처리한다. 이어서, 상기 Ta,Q,막(17)을 결정화시키기 위하며 100 sccm 내지 10 slm의 산소 분위기의 관상로(furnace)에서 10분 내지 60분 동안 열처리한다. 다음으로, Ta,Q,막(17) 상에 상부전극을 형성하기 위하며 TiN막(18) 제3 폴리실리콘막(19)을 형성한다.

상기 Ta,Q,막 증착은, 기판 온도를 250 ℃ 내지 750 ℃로 유지하고, 탄탈륨에톡사이드(Ta(C,H,O),) 액체소스를 0.002 cc/min 내지 2.5 cc/min의 유속으로 기화기(vaporizer)내로 공급시키면서 기화기의 온도를 120 ℃ 내지 190 ℃로 유지하고, 캐리어 가스(carrier gas)로 10 sccm 내지 1000 sccm의 질소(N,O)를 기화기 내에 유입하며 기화된 액체 소스를 반응기내로 주입시키면서 산소(Q,O) 가스를 10 sccm 내지 1000 sccm의 유량으로 반응기로 주입하여 Ta,Q,막을 5 Å 내지 50 Å 두께로 형성한다. 이때 반응기의 압력은 10 mTorr 내지 10 Torr가 되도록 한다.

또한, NH, 가스로 Ta,Q,막을 처리하는 과정은 반도체 기판(10)과 RF 전국이 5 mm 내지 15 의 간격을 두고 위치하도록 하고, 100 sccm 내지 1 slm의 NH, 가스를 반응기에 주입하며 반응기의 압력을 10 mTorr 내지 10 Torr로 유지한 상태에서 50 ₩ 내지 500 ₩의 RF 전력을 10 초 내지 5 분 동안 인가한다. NH, 가스에 NLO 가스를 혼합하기도 하는데, 이때 NLO 가스의 혼합비율은 10 %를 넘지 않도록 하며, 50 ₩ 내지 600 ₩의 RF 전력을 인가하며 반응기의 압력은 10 mTorr 내지 10 Torr가 되도록 유지한다. 또한, 상기 NH, 가스를 대신하여 NL 가스를 이용할 수도 있다.

전술한 본 발명의 일실시예에서, 상기 TiN막(17) 대신 씨씨막을 증착할 수도 있으며, TiN막 및 씨씨막은 화학기상증착법 또 는 물리 증착법으로 형성한다. 또한, RF 플라즈마 대신 ECR 플라즈마 또는 ICP 플라즈마를 이용할 수도 있다. 그리고, 상 기 유전막을 TiQ, NbQ, ZrQ,(Ba, Sr)TiQ 등으로 형성할 수도 있으며, 상기 Ta,Q막은 LPCVD(low pressure chemical vapor deposition), PECVD(plasma enhanced chemical vapor deposition) 또는 스퍼터링(sputtering)법으로 형성한다.

이상에서 설명한 본 발명은 전술한 실시에 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

监督의 夏季

상기와 같이 이루어지는 본 발명은 저온에서 강유전체 캐패시터의 하부전극 상에 산화방지막을 형성하는 것이 가능하여 소자의 열화를 방지할 수 있고, 산화방지막 형성 공정과 유전막 형성 공정을 동일한 장비에서 실시할 수 있어 오염을 줄일 수 있으므로 소자의 신뢰도를 향상시킬 수 있다.

(57) 경구의 범위

청구항 1. 기판 상에 하부전국을 형성하는 단계;

상기 하부전극 상에 산화방지막을 형성하기 위하며 Ta,Q,막을 형성하는 단계;

상기 Ta,Q막을 질소를 포함한 가스로 처리하여 TaQN,막으로 전이시키는 단계;

상기 TaO,N,막 상에 유전막을 형성하는 단계; 및

상기 유전막 상에 상부전국을 형성하는 단계를 포함하여 이루어지는 반도체 장치의 캐패시터 형성 방법.

청구항 2. 제 1 항에 있어서,

상기 Ta,Q,막을 형성하는 단계와, 상기 Ta,Q,막을 TaQ,N,막으로 전이시키는 단계와, 상기 유전막을 형성하는 단계는 동일한 장치에서 미루머지는 반도체 장치의 캐패시터 형성 방법.

청구항 3. 제 1 항에 있어서,

상기 Ta_iQ 막을 TaQN막으로 전미시키는 단계는,

N, 또는 NH, 플라즈마를 이용하여 Te,Q막을 처리하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구함 4. 제 3 항에 있어서,

상기 N, 또는 NH, 가스에 N,O 가스를 더 포함하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 5. 제 3 항에 있어서,

상기 NL,가스의 양은 100 sccm 내지 1 sIm인 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 6. 제 4 항 또는 제 5 항에 있머서,

NO 가스의 혼합비율은 10 %를 넘지 않는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 7. 제 3 항에 있어서,

상기 플라즈마를 RF(radio frequency), ECR(electron cyclotron resonance) 또는 ICP(inductively coupled plasma) 방법으로 발생시키는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 8. 제 7 항에 있어서,

상기 RF 방법 50 ₩ 내지 500 ₩의 RF 전력을 10 초 내지 5 분 동안 인가하여 플라즈마를 발생하는 것을 특징으로 하는 반 도체 장치의 캐패시터 형성 방법.

청구함 9. 제 3 항에 있어서,

상기 Ta,Q막을 TaQ,N막으로 전이시키는 단계는,

10 mTorr 내지 10 Torr로 압력에서 실시하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 10. 제 1 항 또는 2 항에 있머서,

상기 하부전극 상에 Ta,Q,막을 형성하는 단계는,

LPCVD(low pressure chemical vapor deposition), PECVD(plasma enhanced chemical vapor deposition) 또는 스퍼터링 (puttering) 방법으로 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 11. 제 1 항에 있어서,

상기 하부전극 상에 Ta,Q,막을 형성하는 단계는,

250 ℃ 내지 750 ℃로 기판 온도를 유지하며 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 12. 제 1 항에 있어서,

상기 하부전극 상에 Ta,Q,막을 형성하는 단계는,

탄탈륨에톡사미드(Ta(C,HO),) 액체소스 미용하여 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 13. 제 12 항에 있어서,

상기 하부전국 상에 Ta,Q,막을 형성하는 단계는,

탄탈륨에톡사이드(Ta(CH₂O)_a) 액체소스를 0.002 cc/min 내지 2.5 cc/min의 유속으로 기화기(vaporizer)내에 공급하며 형 성하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 14. 제 1 항에 있어서,

상기 하부전극 상에 Ta,Q막을 5 Å 내지 50 Å 두께로 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 15. 제 1 항에 있어서,

상기 하부전국 상에 Ta,Q,막을 형성하는 단계는,

10 mTorr 내지 10 Torr 압력에서 이루어지는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 16. 제 1 항에 있어서,

상기 하부전국을 폴리실리콘막으로 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 17. 제 1 항에 있어서,

상기 유전막을 Ta,Q, TiQ, NbQ,ZrQ,또는 (Ba, Sr)TiQ,중 머느 하나로 형성하는 것을 특징으로 하는 반도체 장치의 캐패 시터 형성 방법.

청구항 18. 제 1 항 또는 제 2 항에 있어서,

상기 유전막을 형성하는 단계 후,

상기 유전막을 N,O 플라즈마로 처리하는 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 19. 제 18 항에 있어서,

상기 유전막을 플라즈마 처리하는 단계 후,

열처리 단계를 더 포함하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 20. 제 18 항에 있어서,

상기 NJO의 양은 100 sccm 내지 10slm인 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 21. 제 18 항에 있어서,

상기 유전막을 5분 내지 20분 동안 플라즈마 처리하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.

청구항 22. 제 19 항에 있어서,

상기 열처리 단계는 산소 분위기에서 실시하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.


청구항 23. 제 22 항에 있어서,

상기 산소의 양은 100 sccm 내지 10 slm인 것을 특징으로 하는 반도체 장치의 캐패시터 형성 방법.


청구항 24. 제 22 항에 있머서,

상기 열처리 단계는 10분 내지 60분 동안 실시하는 것을 특징으로 하는 반도체 장치의 캐패시터 현성 방법.


至四1




£812



도면3



도면4



8